多模式开关电源控制芯片的低功耗设计与实现
开关电源的效率与功耗已成为设计师关注的焦点，而多模式控制已经成为电源控制芯片中高效率低功耗设计的主流趋势。
所谓多模式控制就是在开关电源的工作中根据负载情况的不同采用不同的控制策略，以降低其功耗，提高效率。它是针对常用开关电源在轻载和待机条件下效率低的特点提出的，其设计思想可描述为：在重载下采用PWM 模式，以发挥其重载下效率高的优点；在轻载下采取PFM 模式，通过降低开关频率来降低功耗；而在极轻载条件下（待机模式下）则采取BURST模式来降低功耗。
目前，由于能源紧缺，国际国内均对降低用电设备的轻载和待机功耗给予了极大注意。应指出的是，传统的多模式控制策略虽然改善了开关电源的轻载与待机效率，但未对控制芯片本身的静态功耗予以足够的重视，考虑到家电、办公设备等设备数量巨大，倘能将控制芯片的静态电流由毫安级降低一至两个数量级，其节电效能就十分可观。
文中给出一种低功耗开关电源控制芯片供电系统的设计并予以实现，其特点是可以降低控制芯片在轻载与待机模式下的功耗。
针对当前应用广泛的系统芯片的需要，分别设置了一个数字模块供电单元和两个模拟模块供电单元，其中一个模拟模块供电单元专门用于在重载条件下为控制模块供电，而在轻载和待机模式下则被关断，以降低芯片的静态功耗。
1 系统与电路设计
1.1 系统构成
整个系统的构成如图1所示。系统中包括一个欠压锁定电路（UVLO，Under voltage lockout），用于保证电路在合适的电压范围内正常工作；一个带隙基准电压源和一个专为数字模块供电的电压源（记为VDD_D），分别为芯片提供基准偏置和数字部分的电源。具体构成时此两模块包含在UVLO模块内。两个电压调整器（REGULATOR）分别产生一个5 V和一个4.3 V 的稳定电压，其中5 V稳定电压源输出记为REG，用于在重载时为控制器供电（轻载时关断）；4.3 V 稳定电压源输出记为VDD_AD，用于轻载时的供电。当然，必要时还可以利用带隙基准产生更多不同的电压以满足复杂控制模式的需要。
图1电源系统框图
此外，本设计中还设置了一个REF-OK模块来判断上电后电源系统是否已进入正常工作状态。
1.2 欠压锁定电路的设计
欠压锁定电路又称UVLO，见图2.图中 VDD为芯片外部供电电源，设计值为12 V.欠压锁定电路的窗口设置为7~9.5 V，即上电后电压上升到大于9.5V 时芯片开始正常工作，而当供电电压小于7 V时芯片停止工作。考虑到欠压锁定电路在电源控制芯片中的重要性，设计给出了两种实现方案，并对两种控制策略的性能进行了分析与比较。
图2 两个比较器实现的欠压锁定电路
图2给出第一种欠压锁定电路的原理图，称为U-VLO1，这是用两个比较器实现的欠压锁定电路。VDD是外部供电电压源，K1、K2 是小于1的常数，且K1》K2，VREF为1.25 V带隙基准电压，LATCH是由两个反相器组成的锁存器。图中标的UVLO_out代表欠压锁定信号，状态设置是UVLO_out=0时有效。
电路的工作原理可简述如下：12 V供电电压可在VDD比较低时建立一个PTAT （ProportiONal toabsolute temperature）电流源，然后利用其建立起带隙基准电压源；当VDD由0上升时，带隙基准电压r首先建立，此时两个比较器的输出为低电位，P1导通，输出为高电位；当K1VDD大于 r时，COMP1输出跳变，N1管导通，锁存器锁存上一个信号，UVLO为高电位（注意其为低电位有效）；当K2VDD大于VREF 时，N2导通，则UVLO-out为低电位，使能其他模块；随着VDD减小，K2VDD首先小于VREF，N2关断，则锁存器锁存信号，UVLO-out保持；当 VDD减小到K1 VDD小于VREF时COMP1跳变，P1导通，N1关断，则输出UVLO-out为高电位，关断整个控制芯片。
所谓多模式控制就是在开关电源的工作中根据负载情况的不同采用不同的控制策略，以降低其功耗，提高效率。它是针对常用开关电源在轻载和待机条件下效率低的特点提出的，其设计思想可描述为：在重载下采用PWM 模式，以发挥其重载下效率高的优点；在轻载下采取PFM 模式，通过降低开关频率来降低功耗；而在极轻载条件下（待机模式下）则采取BURST模式来降低功耗。
目前，由于能源紧缺，国际国内均对降低用电设备的轻载和待机功耗给予了极大注意。应指出的是，传统的多模式控制策略虽然改善了开关电源的轻载与待机效率，但未对控制芯片本身的静态功耗予以足够的重视，考虑到家电、办公设备等设备数量巨大，倘能将控制芯片的静态电流由毫安级降低一至两个数量级，其节电效能就十分可观。
文中给出一种低功耗开关电源控制芯片供电系统的设计并予以实现，其特点是可以降低控制芯片在轻载与待机模式下的功耗。
针对当前应用广泛的系统芯片的需要，分别设置了一个数字模块供电单元和两个模拟模块供电单元，其中一个模拟模块供电单元专门用于在重载条件下为控制模块供电，而在轻载和待机模式下则被关断，以降低芯片的静态功耗。
1 系统与电路设计
1.1 系统构成
整个系统的构成如图1所示。系统中包括一个欠压锁定电路（UVLO，Under voltage lockout），用于保证电路在合适的电压范围内正常工作；一个带隙基准电压源和一个专为数字模块供电的电压源（记为VDD_D），分别为芯片提供基准偏置和数字部分的电源。具体构成时此两模块包含在UVLO模块内。两个电压调整器（REGULATOR）分别产生一个5 V和一个4.3 V 的稳定电压，其中5 V稳定电压源输出记为REG，用于在重载时为控制器供电（轻载时关断）；4.3 V 稳定电压源输出记为VDD_AD，用于轻载时的供电。当然，必要时还可以利用带隙基准产生更多不同的电压以满足复杂控制模式的需要。
图1电源系统框图
此外，本设计中还设置了一个REF-OK模块来判断上电后电源系统是否已进入正常工作状态。
1.2 欠压锁定电路的设计
欠压锁定电路又称UVLO，见图2.图中 VDD为芯片外部供电电源，设计值为12 V.欠压锁定电路的窗口设置为7~9.5 V，即上电后电压上升到大于9.5V 时芯片开始正常工作，而当供电电压小于7 V时芯片停止工作。考虑到欠压锁定电路在电源控制芯片中的重要性，设计给出了两种实现方案，并对两种控制策略的性能进行了分析与比较。
图2 两个比较器实现的欠压锁定电路
图2给出第一种欠压锁定电路的原理图，称为U-VLO1，这是用两个比较器实现的欠压锁定电路。VDD是外部供电电压源，K1、K2 是小于1的常数，且K1》K2，VREF为1.25 V带隙基准电压，LATCH是由两个反相器组成的锁存器。图中标的UVLO_out代表欠压锁定信号，状态设置是UVLO_out=0时有效。
电路的工作原理可简述如下：12 V供电电压可在VDD比较低时建立一个PTAT （ProportiONal toabsolute temperature）电流源，然后利用其建立起带隙基准电压源；当VDD由0上升时，带隙基准电压r首先建立，此时两个比较器的输出为低电位，P1导通，输出为高电位；当K1VDD大于 r时，COMP1输出跳变，N1管导通，锁存器锁存上一个信号，UVLO为高电位（注意其为低电位有效）；当K2VDD大于VREF 时，N2导通，则UVLO-out为低电位，使能其他模块；随着VDD减小，K2VDD首先小于VREF，N2关断，则锁存器锁存信号，UVLO-out保持；当 VDD减小到K1 VDD小于VREF时COMP1跳变，P1导通，N1关断，则输出UVLO-out为高电位，关断整个控制芯片。
| 【上一个】 开关电源常见故障的分析及维修 | 【下一个】 开关电源的结构、原理及故障检修技巧 |
| ^ 多模式开关电源控制芯片的低功耗设计与实现 |